トープラサートポン カシディット准教授らが第16回応用物理学会シリコンテクノロジー分科会論文賞を受賞されました

2025年3月14日、電気系工学専攻 トープラサートポン カシディット准教授らが第16回応用物理学会シリコンテクノロジー分科会論文賞を受賞されました。

トープラサートポン カシディット准教授（左から2番目）

第16回応用物理学会シリコンテクノロジー分科会論文賞

 応用物理学会シリコンテクノロジー分科会論文賞は、シリコンテクノロジーに関する学術的価値の高い原著論文を対象とする賞で、最近3年間に発行された学術刊行物に掲載された論文の著者が選考対象となります。受賞件数はシリコンテクノロジー分野の論文の中から1〜2件です。

受賞された研究内容・活動について

電気系工学専攻のトープラサートポン 准教授、田原 建人さん（当時M2）、竹中 充 教授、高木 信一 教授が、シリコンテクノロジー分野に大きく貢献する研究成果に対して、2025年3月14日に『第16回応用物理学会シリコンテクノロジー分科会論文賞』を受賞しました。受賞の対象論文は以下になります。

受賞対象論文："Low operating voltage, improved breakdown tolerance, and high endurance in Hf0.5Zr0.5O2 ferroelectric capacitors achieved by thickness scaling down to 4 nm for embedded ferroelectric memory," ACS Applied Materials & Interfaces 14, pp. 51137-51148, Nov. 2022.
著者：トープラサートポン カシディット，田原建人，彦坂幸信，中村亘，齋藤仁，竹中充，高木信一

論文の概要：
当該論文は、HfZrO2強誘電体の薄膜化技術に関し、プロセス要求、動作電圧、信頼性、デバイス実証に至るまで包括的に報告したものです。混載メモリの実用化に向けて深刻な課題である動作電圧限界と絶縁破壊耐性を、薄膜化によって同時に克服できることを実験的に実証し、その機構の理解も深めました。更に、膜厚と強誘電化温度の関係を系統的に調査し、ハフニア強誘電体分野において膜厚・温度のマップを構築しました。得られた知見を基に、バックエンドに適したプロセス温度、1 V以下の動作電圧、100兆回以上の書換耐性、10年以上のデータ保持特性をすべて備えた強誘電体メモリを実証しました。本研究成果は、不揮発性メモリ技術の新たな展開を切り開き、ロジック混載メモリやメモリ三次元化を可能にすることで、次世代コンピューティングの技術革新を促進するものと期待されます。
表彰のウェブページ：https://annex.jsap.or.jp/silicon/awards/archive/award-2024

今後の抱負・感想
今回の受賞は、強誘電体を用いた混載メモリ技術に対する社会的・学術的な期待の高まりを改めて実感する機会となりました。本研究で示した薄膜化による低電圧動作・高信頼性化のアプローチは、今後のロジック混載メモリや3D集積化に向けた重要な基盤技術のひとつと考えています。本受賞を一つの節目として、次世代半導体技術の創出に向けた挑戦をより一層深化させ、強誘電体を基軸とした新たなデバイス・システム技術の確立に取り組んでいきます。